時間：2023-03-21 17:07:04
緒論：在尋找寫作靈感嗎？愛發(fā)表網(wǎng)為您精選了8篇數(shù)字電路設(shè)計論文，愿這些內(nèi)容能夠啟迪您的思維，激發(fā)您的創(chuàng)作熱情，歡迎您的閱讀與分享！
關(guān)鍵詞：無線發(fā)射FSK射頻發(fā)射器nRF902
1概述
nRF902是一個單片發(fā)射器芯片，工作頻率范圍為862～870MHz的ISM頻帶。該發(fā)射器由完全集成的頻率合成器、功率放大器、晶體振蕩器和調(diào)制器組成。由于nRF902使用了晶體振蕩器和穩(wěn)定的頻率合成器，因此，頻率漂移很低，完全比得上基于SAW諧振器的解決方案。nRF902的輸出功率和頻偏可通過外接電阻進(jìn)行編程。電源電壓范圍為2.4～3.6V，輸出功率為10dBm，電流消耗僅9mA。待機(jī)模式時的電源電流僅為10nA。采用FSK調(diào)制時的數(shù)據(jù)速率為50kbits/s。因此，該芯片適合于報警器、自動讀表、家庭自動化、遙控、無線數(shù)字通訊應(yīng)用。
2引腳功能和結(jié)構(gòu)原理
nRF902采用SIOC-8封裝，各引腳功能如表1所列。
表1nRF902的引腳功能
引腳端符號功能
1XTAL晶振連接端/PWR-UP控制
2REXT功率調(diào)節(jié)/時鐘模式/ASK調(diào)制器字輸入
3XO8基準(zhǔn)時鐘輸出（時鐘頻率1/8）
4VDD電源電壓（+3V）
5DIN數(shù)字?jǐn)?shù)據(jù)輸入
6ANT2天線端
7ANT1天線端
8VSS接地端（0V）
圖1所示是nRF902的內(nèi)部結(jié)構(gòu)，從圖中可以看出：該芯片內(nèi)含頻率合成器、功率放大器、晶體振蕩器和調(diào)制器等電路。
通過nRF902的天線輸出端可將平衡的射頻信號輸出到天線，該引腳同時必須通過直流通道連接到電源VDD，電源VDD可通過射頻扼流圈或者環(huán)路天線的中心接入。ANT1/ANT2輸出端之間的負(fù)載阻抗為200～700Ω。如果需要10dBm的輸出功率，則應(yīng)使用400Ω的負(fù)載阻抗。
調(diào)制可以通過牽引晶振的電容來完成。要達(dá)到規(guī)定的頻偏，晶振的特性應(yīng)滿足：并聯(lián)諧振頻率fp應(yīng)等于發(fā)射中心頻率除以64，并聯(lián)等效電容Co應(yīng)小于7pF，晶振等效串聯(lián)電阻ESR應(yīng)小于60Ω，全部負(fù)載電容，包括印制板電容CL均應(yīng)小于10pF。由于頻率調(diào)制是通過牽引晶振的負(fù)載（內(nèi)部的變?nèi)荻O管）完成的，而外接電阻R4將改變變?nèi)荻O管的電壓，因此，改變R4的值可以改變頻偏。
將偏置電阻R2從REXT端連接到電源端VDD對可輸出功率進(jìn)行調(diào)節(jié)。nRF902的工作模式可通過表2所列方法進(jìn)行設(shè)置。
表2nPF902的工作模式設(shè)置
引腳
工作模式XTALREXTXO8DIN
低功耗模式（睡眠模式）GND---
時鐘模式VDDGNDVDD-
ASK模式VDDASK數(shù)據(jù)VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK數(shù)據(jù)
在FSK模式時，調(diào)制數(shù)據(jù)將從DIN端輸入，這是nRF902的標(biāo)準(zhǔn)工作模式。
ASK調(diào)制可通過控制REXT端來實現(xiàn)。當(dāng)R2連接到VDD時，芯片發(fā)射載波。當(dāng)R2連接到地時，芯片內(nèi)部的功率放大器關(guān)斷。這兩個狀態(tài)可用ASK系統(tǒng)中的邏輯“1”和邏輯“0”來表示。在ASK模式，DIN端必須連接到VDD。
時鐘模式可應(yīng)用于外接微控制器的情況，nRF902可以給微控制器提供時鐘。它可在XO8端輸出基準(zhǔn)時鐘，XO8端輸出的時鐘信號頻率是晶振頻率的1/8。如晶振頻率為13.567MHz，則XO8輸出的時鐘信號頻率為1.695MHz。
在低功耗模式（睡眠模式），芯片的電流消耗僅10nA。在沒有數(shù)據(jù)發(fā)射時，芯片可工作在低功耗模式以延長電池的使用時間。電路從低功耗模式轉(zhuǎn)換到發(fā)射模式需要5ms的時間，從時鐘模式轉(zhuǎn)換到發(fā)射模式需要50μs的時間。
圖2nRF902的應(yīng)用電路
關(guān)鍵詞：無線接收FSKASK頻率合成器TH71101
1概述
TH71101是雙超外差式結(jié)構(gòu)的無線電接收芯片，工作在300～450MHzISM頻段，能與TH7107等芯片配套，實現(xiàn)ISM頻段無線模擬和數(shù)字信號傳輸；內(nèi)部包含一個低噪聲放大器、雙混頻器、壓控振蕩器、PLL合成器、晶體振蕩器等電路。能接收模擬和數(shù)字FSK/FM/ASK信號。FSK數(shù)據(jù)速率可達(dá)40kb/s，ASK數(shù)據(jù)速率達(dá)80kb/s，F(xiàn)M帶寬15kHz；靈敏度111dBm。電源電壓2.5～5.5V,工作電流8.2mA，待機(jī)電流<100nA。適用于ISM（工業(yè)、科學(xué)和醫(yī)學(xué)）頻率范圍內(nèi)的各種應(yīng)用，如數(shù)據(jù)通信系統(tǒng)、無鑰匙進(jìn)入系統(tǒng)、遙控遙測系統(tǒng)、安防系統(tǒng)等。
2芯片封裝與引腳功能
TH71101采用LQFP32封裝，各引腳功能如表1所列。
表1TH71101引腳功能
引腳號符號功能
1VEE地
2GAIN-LNA低噪聲放大器（LNA）增益控制
3OUT-LNALNA輸出，連接到外接的LC調(diào)諧回路
4IN-MIX1混頻器1（MIX1）輸入，單端阻抗約33Ω
5VEE地
6IF1P中頻1（IF1）集電極開路輸出
7IF1N中頻1（IF1）集電極開路輸出
8VCC電源輸入
9OUT-MIX2混頻器2（MIX2）輸出，輸出阻抗約330Ω
10VEE地
11IFA中頻放大器（IFA）輸入，輸入阻抗約2.2kΩ
12FBC1連接外接的中頻放大器反饋電容
13FBC2連接外接的中頻放大器反饋電容
14VCC電源輸入
15OUT-IFA中頻放大器輸出
16IN-DEM解調(diào)器（DEMOD）輸入
17VCC電源輸入
18OUT-OA運算放大器（OA）輸出
19OAN運算放大器（OA）負(fù)極輸入
20OAP運算放大器（OA）正極輸入
21RSSIRSSI輸出，輸出阻抗約36kΩ
22VEE地
23OUTPFSK/FM正輸出，輸出阻抗100300kΩ
24OUTNFSK/FM負(fù)輸出，輸出阻抗100300kΩ
25VEE地
26RO基準(zhǔn)振蕩器輸入，外接晶體振蕩器和電容
27VCC電源輸入
28ENRX模式控制輸入
29LF充電泵輸出和壓控振蕩器1（VCO1）控制輸入
30VEE地
31IN-LNALNA輸入，單端阻抗約26Ω
32VCC電源輸入
3芯片內(nèi)部結(jié)構(gòu)與工作原理
TH71101內(nèi)部結(jié)構(gòu)框圖如圖1所示。芯片內(nèi)包含低噪聲放大器（LNA）、兩級混頻器（MIX1、MIX2）、鎖相環(huán)合成器（PLLSynthesizer）、基準(zhǔn)晶體振蕩器（RO）、充電泵（CP）、中頻放大器（IFA）、相頻檢波器（PFD）等電路。
LNA是一個高靈敏度接收射頻信號的共發(fā)、共基放大器?；祛l器1（MIX1）將射頻信號下變頻到中頻1（IF1），混頻器2（MIX2）將中頻信號1下變頻到中斷信號2（IF2），中頻放大器（IFA）放大中頻信號2和限幅中頻信號并產(chǎn)生RSSI信號。相位重合解調(diào)器和混頻器3解調(diào)中頻信號。運算放大器（OA）進(jìn)行數(shù)據(jù)限幅、濾波和ASK檢測。鎖相環(huán)合成器由壓控振蕩器（VCO1）、反饋式分頻器（DIV16和DIV2）、基準(zhǔn)晶體振蕩器（RO）、相頻檢波器（PFD）、充電泵（CP）等電路組成，產(chǎn)生第1級和第2級本振信號LO1和LO2。
圖2FSK接收電路圖
使用TH71101接收器芯片可以組成不同的電路結(jié)構(gòu)，以滿足不同的需求。對于FSK/FM接收，在相位重合解調(diào)器中使用IF諧振回路。諧振回路可由陶瓷諧振器或者LC諧振回路組成。對于ASK結(jié)構(gòu)，RSSI信號饋送到ASK檢波器，ASK檢波器由OA組成。
圖3ASK接收電路
TH71101采用兩級下變頻。MIX1和MIX2由芯片內(nèi)部的本振信號LO1和LO2驅(qū)動，與射頻前端濾波器共同實現(xiàn)一個高的鏡像抑制，如表2和表3所列。有效的射頻前端濾波是在LNA的前端使用SAW、陶瓷或者LC濾波器，在LNA的輸出使用LC濾波器。
表2基準(zhǔn)頻率fREF、本振頻率fL0、中頻fIF與FRF鏡像抑制關(guān)系
注入類型低端高端
fREF（fRF-fIF）/16fRF+fIF/16
fLO16·fREF16·fREF
fIFfRF-fLOfLO-fRF
fRFimagefRF-2fIFfRF+2fIF
表3在fIF=10.7MHz時，基準(zhǔn)頻率fREF、本振頻率fL0與fRF鏡像抑制的關(guān)系
參數(shù)fRF=315MHzfRF=315MHzfRF=433.6MHzfRF=433.6MHz
低高低高
fREF/MHz19.0187520.3562526.4312527.76875
fLO/MHz304.3325.7422.9444.3
fRFimage/MHz293.6336.4412.2455.0
4應(yīng)用電路設(shè)計
論文摘要：結(jié)合高職院校數(shù)字電路實驗教學(xué)現(xiàn)狀，以培養(yǎng)學(xué)生的電子設(shè)計能力、實踐能力與創(chuàng)新能力為目標(biāo)，對數(shù)字電路設(shè)計性實驗進(jìn)行了研究，提出了構(gòu)建實驗課程體系、加強(qiáng)實驗教師隊伍建設(shè)、完善實驗考核機(jī)制等措施，取得了良好的教學(xué)效果。
隨著高職院校實驗教學(xué)改革的深人，實驗教學(xué)已成為高職院校教學(xué)工作的重要組成部分。實驗教學(xué)已從過去單純的驗證性實驗逐步深人到綜合性、設(shè)計性實驗，從利用實驗來加深對已學(xué)理論知識的理解，深人到將實驗作為學(xué)生學(xué)習(xí)新知識、新技術(shù)、新器件，培養(yǎng)學(xué)生實踐能力、創(chuàng)新能力的重要目的仁‘〕。
1高職院校實驗教學(xué)存在的問題
數(shù)字電路實驗是高職院校電子信息類、機(jī)電類專業(yè)必修的實踐性技術(shù)基礎(chǔ)課程，對培養(yǎng)學(xué)生的綜合素質(zhì)、創(chuàng)新能力具有重要的地位。在傳統(tǒng)的實驗教學(xué)中，數(shù)字電路實驗教學(xué)多以驗證性實驗為主，并按實驗指導(dǎo)書的實驗步驟去完成實驗，這種實驗教學(xué)模式禁錮了學(xué)生的創(chuàng)新思維，失去了“實驗”真正的含義，培養(yǎng)出來的學(xué)生實踐技能差，無法達(dá)到高職教育人才培養(yǎng)的要求〔2)0
2開設(shè)數(shù)字電路設(shè)計性實驗采取的措施
通過多年來的實驗教學(xué)改革實踐，證明了開設(shè)設(shè)計性實驗有利于鞏固課堂所學(xué)的理論知識;有利于提高學(xué)生電子系統(tǒng)設(shè)計能力、綜合素質(zhì)、創(chuàng)新能力[’]。2005年我校電子技術(shù)實驗教學(xué)中心(以下簡稱中心)以“加強(qiáng)基礎(chǔ)訓(xùn)練，培養(yǎng)能力，注重創(chuàng)新”為指導(dǎo)思想，在面向各類專業(yè)的數(shù)字電路實驗教學(xué)中，開設(shè)了以學(xué)生為主、教師為輔的數(shù)字電路設(shè)計性實驗教學(xué)，取得了良好的教學(xué)效果。
2. 1構(gòu)建實驗教學(xué)課程體系
數(shù)字電路設(shè)計性實驗是一種較高層次的實驗教學(xué)，是結(jié)合數(shù)字電路課程和其它學(xué)科知識進(jìn)行電路設(shè)計，培養(yǎng)學(xué)生電子系統(tǒng)設(shè)計能力、創(chuàng)新能力的有效途徑，具有綜合性、創(chuàng)新性及探索性[[4]。數(shù)字電路設(shè)計性實驗是學(xué)生根據(jù)教師給定的實驗任務(wù)和實驗條件，自行查閱文獻(xiàn)、設(shè)計方案、電路安裝等，激發(fā)學(xué)生的創(chuàng)新思維。設(shè)計性實驗的實施過程，如圖1所示。
為了提高學(xué)生的電子設(shè)計能力和創(chuàng)新能力，中心根據(jù)高職教育教學(xué)特點與規(guī)律，構(gòu)建了基礎(chǔ)型、提高型、創(chuàng)新型三個遞進(jìn)層次的數(shù)字電路設(shè)計性實驗課程體系。三個實訓(xùn)模塊的內(nèi)容堅持以“加強(qiáng)基礎(chǔ)型設(shè)計性實驗，培養(yǎng)學(xué)生的電子設(shè)計能力、創(chuàng)新意識”為主線，由單元電路設(shè)計到系統(tǒng)電路設(shè)計，循序漸進(jìn)，三年不斷線，為不同基礎(chǔ)、不同層次的學(xué)生逐步提高電子設(shè)計能力、創(chuàng)新能力的空間，如圖2所示。
基礎(chǔ)型設(shè)計性實驗是課程中所安排的教學(xué)實驗，學(xué)生在完成了驗證性、綜合性實驗以后，具有了一定的實驗技能，結(jié)合數(shù)字電路的基本原理設(shè)計一些比較簡單的單元電路，學(xué)生按照教師給出的實驗要求根據(jù)實驗室所擁有的儀器設(shè)備、元器件，從實驗原理來確定實驗方法、設(shè)計實驗電路等，且在規(guī)定的實驗學(xué)時內(nèi)完成實驗。如表1所示。這一階段主要是讓學(xué)生熟悉門電路邏輯功能及應(yīng)用，掌握組合邏輯電路、時序電路的設(shè)計方法，培養(yǎng)學(xué)生的設(shè)計意識、查閱文獻(xiàn)等能力。
提高型設(shè)計性實驗對高職院校來說，可認(rèn)為是數(shù)字電路課程設(shè)計。它體現(xiàn)了學(xué)生對綜合知識的掌握和運用，課題內(nèi)容是運用多門課程的知識及實驗技能來設(shè)計比較復(fù)雜的系統(tǒng)電路，如表2所示。整個教學(xué)過程可分10單元，每個單元為4學(xué)時，每小組為一個課題。學(xué)生根據(jù)教師提供的設(shè)計題目確定課題，查閱文獻(xiàn)、設(shè)計電路、電路仿真、電路安裝調(diào)試、撰寫課程設(shè)計報告等，完成從電路設(shè)計到制作、成品的全部實踐過程。通過這一階段的訓(xùn)練，學(xué)生的軟硬件設(shè)計能力進(jìn)一步提高，報告撰寫趨于成熟，善于接受新器件，團(tuán)隊協(xié)作趨于成熟。
創(chuàng)新型設(shè)計性實驗主要為理論基礎(chǔ)知識扎實、實驗技能熟練的優(yōu)秀學(xué)生選做，為“開放式”教學(xué)，實驗內(nèi)容主要是結(jié)合專業(yè)的科研項目、工程實際及全國或省級電子設(shè)計競賽的課題。通過創(chuàng)新型設(shè)計性實驗，強(qiáng)化學(xué)生電子系統(tǒng)設(shè)計能力，充分發(fā)揮學(xué)生的潛能，全面提高學(xué)生的電子系統(tǒng)設(shè)計能力、創(chuàng)新能力，為參加大學(xué)生電子設(shè)計競賽奠定堅實的基礎(chǔ)。
數(shù)字電路設(shè)計性實驗課程體系將數(shù)字電路基本原理、模擬電路、eda技術(shù)等多門課程知識點融合在一起，從單元電路設(shè)計到系統(tǒng)電路設(shè)計，深化了“系統(tǒng)”概念的意識。在每一輪設(shè)計性實驗結(jié)束后進(jìn)行總結(jié)，開展學(xué)生問卷調(diào)查，對設(shè)計性實驗的教學(xué)方法、手段等進(jìn)行全面評估，從而了解設(shè)計性實驗教學(xué)的效果。在實驗過程中，實驗教師鼓勵學(xué)生從不同角度去分析，大膽創(chuàng)新，設(shè)計不同的方案。
2. 2加強(qiáng)實驗教師隊伍的建設(shè)
近年來，中心依托省級精品課程“數(shù)字電路與邏輯設(shè)計基礎(chǔ)”、省級應(yīng)用電子技術(shù)精品專業(yè)建設(shè)，合理規(guī)劃，制定了實驗教師隊伍培養(yǎng)計劃;專業(yè)教師定期到企業(yè)培訓(xùn);專職實驗教師參加實驗教學(xué)改革研討和對新知識、新技術(shù)的培訓(xùn);同時制定優(yōu)惠政策，吸引企業(yè)中具有豐富實踐經(jīng)驗的工程師、技師到實訓(xùn)基地?fù)?dān)任實驗教師tb}，形成一支能培養(yǎng)高素質(zhì)技能型人才、能跟蹤電子信息技術(shù)發(fā)展、勇于創(chuàng)新并積極承擔(dān)教學(xué)改革項目的專兼職結(jié)合的實驗教師隊伍，實現(xiàn)了實驗教師隊伍的整體優(yōu)化。
2. 3開放實驗室
為了保證設(shè)計性實驗教學(xué)的有效實施，中心實行時間和內(nèi)容兩方面開放的教學(xué)方法。學(xué)生除了要完成教學(xué)計劃內(nèi)指定實驗外，還可以根據(jù)自己的專業(yè)和興趣，選擇規(guī)定以外的實驗項目。為了提高設(shè)計性實驗的教學(xué)效果，學(xué)校制定了系列激勵政策，調(diào)動了實驗教師及學(xué)生的積極性。
2. 4建設(shè)創(chuàng)新實訓(xùn)室
為了培養(yǎng)學(xué)生的電子設(shè)計能力、創(chuàng)新能力，給優(yōu)秀學(xué)生營造良好的自主學(xué)習(xí)環(huán)境，提供展現(xiàn)創(chuàng)新設(shè)計的舞臺，中心先后投人了30多萬元，更新了實驗儀器設(shè)備，建設(shè)了一個軟件環(huán)境優(yōu)良、硬件條件先進(jìn)的創(chuàng)新實訓(xùn)室。該實訓(xùn)室配置了計算機(jī)、函數(shù)信號發(fā)生器、頻率計、掃頻儀、數(shù)字存儲示波器、單片機(jī)系統(tǒng)設(shè)計實驗開發(fā)系統(tǒng)、打孔機(jī)、制版機(jī)等儀器設(shè)備〔7〕。
2. 5完善實驗考核機(jī)制
對于數(shù)字電路設(shè)計性實驗的考核，不能僅靠一份實驗報告或作品來評定成績，要關(guān)注設(shè)計方案的可行性、實驗過程中學(xué)生的操作能力、創(chuàng)新能力等方面。如以100分計，分別從實驗設(shè)計方案(20分)、實驗方案的實施和完善(40分)、設(shè)計的創(chuàng)新性(20分)、實驗報告或論文、成品(20分)幾個環(huán)節(jié)來評定學(xué)生的實驗成績。為了激勵優(yōu)秀學(xué)生，激發(fā)創(chuàng)新欲望，中心建立了“創(chuàng)新設(shè)計性實驗優(yōu)秀論文、作品評獎制度”，對經(jīng)專業(yè)教師評審選出的優(yōu)秀論文、創(chuàng)新作品的學(xué)生給予表彰、獎勵。
論文關(guān)鍵詞：EDA，實驗系統(tǒng)，模塊
1 引言
隨著電子技術(shù)的發(fā)展及電子系統(tǒng)設(shè)計周期縮短的要求，EDA技術(shù)得到迅猛發(fā)展。
EDA是ElectronicDesign Automation(電子設(shè)計自動化)的縮寫。EDA技術(shù)，就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計開發(fā)工具，通過使用有關(guān)的開發(fā)軟件，自動完成電子系統(tǒng)設(shè)計的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)[1]。
目前，幾乎所有高校的電類專業(yè)都開設(shè)了EDA課程，為加強(qiáng)教學(xué)效果，通常都使用專門的EDA實驗箱來輔助教學(xué)，但是實驗箱采用了一體化結(jié)構(gòu)，所有的電路和器件都在一塊電路板上，在功能上難以根據(jù)需要進(jìn)行擴(kuò)展，不利于學(xué)生的創(chuàng)新設(shè)計，復(fù)雜系統(tǒng)難以實現(xiàn)；實驗箱體積較大，不便攜帶；EDA 實驗箱、單片機(jī)實驗箱、DSP實驗箱、ARM實驗箱中很多功能模塊的硬件電路是相同的，但不同實驗箱上相同模塊不能共享，存在資源浪費。由于實驗箱的上述缺點，很多高校都紛紛開始設(shè)計開發(fā)自己的實驗系統(tǒng)模塊，提高實驗箱的利用率，提高學(xué)生的工程創(chuàng)新能力[2][3]。
2 EDA實驗系統(tǒng)開發(fā)的特點
EDA實驗系統(tǒng)的開發(fā)具有以下特點：
（1）實驗內(nèi)容由單一性向綜合性發(fā)展
早期開發(fā)的EDA實驗系統(tǒng)主要是學(xué)生用來學(xué)習(xí)EDA課程、下載程序、進(jìn)行仿真的工具；使用實驗系統(tǒng)是老師用來培養(yǎng)學(xué)生設(shè)計數(shù)字電路的能力、幫助學(xué)生學(xué)習(xí)和掌握開發(fā)語言的手段。因此EDA實驗系統(tǒng)僅在電子類專業(yè)的EDA課程中使用，系統(tǒng)所提供的實驗內(nèi)容僅限于簡單的數(shù)字電路設(shè)計，包括計數(shù)器、編碼譯碼器的設(shè)計、數(shù)碼管的顯示等。隨著EDA技術(shù)的發(fā)展，電信、通信等專業(yè)紛紛引入EDA實驗系統(tǒng)，在“通信原理”等課程的實驗教學(xué)中被廣泛應(yīng)用于實踐[4]，實驗內(nèi)容也從單一的基本數(shù)字電路的設(shè)計發(fā)展到集EDA技術(shù)實驗、單片機(jī)實驗、DSP實驗等為一體的綜合性的實驗平臺[5]。因此，EDA實驗平臺逐漸面向電子信息類相關(guān)專業(yè)的學(xué)生進(jìn)行課程的學(xué)習(xí)，課外競技活動，電子類設(shè)計比賽，并逐漸用于教師進(jìn)行科研。
（2）系統(tǒng)結(jié)構(gòu)從一體化向模塊化發(fā)展
早起開發(fā)的EDA實驗系統(tǒng)在結(jié)構(gòu)上采用一體化的實驗箱設(shè)計，所有的電路和器件都在一塊電路板上[6]。這樣，系統(tǒng)的使用雖然可以幫助學(xué)生掌握軟件的應(yīng)用，但也使學(xué)生對硬件電路不了解；另外，系統(tǒng)在功能上難以根據(jù)需要進(jìn)行擴(kuò)展，不利于學(xué)生進(jìn)行創(chuàng)新設(shè)計，復(fù)雜的系統(tǒng)則難以實現(xiàn)。因此在后來的EDA實驗系統(tǒng)的開發(fā)上，大都都采用了模塊化的結(jié)構(gòu)[7][8]，即FPGA、單片機(jī)等做在一塊核心板上，其IO口以插針形式引出，以方便和外圍電路的連接；外圍電路則以模塊的形式單獨做在不同的電路板上，比如數(shù)碼管顯示模塊、按鍵模塊、LED顯示模塊等；根據(jù)不同的實驗摘要的模塊搭建自己設(shè)計的電路，從而提高學(xué)習(xí)興趣，增強(qiáng)實驗教學(xué)的效果；此外，模塊化的設(shè)計還方便老師對學(xué)生設(shè)計的重復(fù)實現(xiàn)，有利于教學(xué)水平的提高雜志鋪。
（3）核心芯片由單一化向豐富化發(fā)展
早期開發(fā)的EDA實驗系統(tǒng)由于僅用于EDA課程的學(xué)習(xí)，其核心芯片大都為Altera公司的FPGA等可編程邏輯器件，開發(fā)語言環(huán)境主要為界面友好、操作簡便的Maxplus Ⅱ和Quartus Ⅱ。隨著EDA技術(shù)向不同學(xué)科不同專業(yè)的滲透，核心芯片逐漸發(fā)展為FPGA、單片機(jī)和DSP器件的綜合使用，開發(fā)語言也逐漸開始使用C語言或匯編語言等。這樣，實驗系統(tǒng)能提供的實驗內(nèi)容和規(guī)模均有所增加，除了基本的數(shù)字電路設(shè)計實驗?zāi)K以外，還可以增設(shè)調(diào)制解調(diào)模塊、幀同步模塊、信號波形產(chǎn)生模塊等，擴(kuò)大了實驗系統(tǒng)的使用率，使實驗設(shè)備向大型化、先進(jìn)化發(fā)展。
（4）使學(xué)生的學(xué)習(xí)由被動向主動發(fā)展
電子技術(shù)的發(fā)展日新月異，早期的實驗平臺由于其電路設(shè)計的封閉性，實驗內(nèi)容只停留在驗證實驗上，很難加入自己設(shè)計的外圍電路。而模塊化數(shù)字電路開放實驗平臺由于其接口電路的開放性，有能力的學(xué)生可以自行設(shè)計外圍電路達(dá)到提高的目的，對于成功的設(shè)計還可以加到以后的實驗教學(xué)中，成為具有自主知識產(chǎn)權(quán)的模塊。
另外，由于整合了單片機(jī)、DSP等芯片的功能模塊，實驗內(nèi)容得到很大擴(kuò)展，學(xué)生在實驗過程中可以拓寬知識面，主動去學(xué)習(xí)了解實驗所需要的知識，學(xué)習(xí)的主動性得到很大的提高，并且，由于實驗由簡單的驗證實驗向綜合的大型設(shè)計過渡，學(xué)生在實驗過程中更容易理解數(shù)字電路設(shè)計中硬件的概念以及工程的概念。
學(xué)生在設(shè)計實驗時，可能會用到一些實驗系統(tǒng)沒有開發(fā)出的模塊，這時，學(xué)生需要自己設(shè)計該電路模塊的電路圖以及制作PCB板，直至實際制作出該功能模塊。這樣，學(xué)生除了掌握編程、還需要去學(xué)習(xí)怎樣設(shè)計并制作電路板、學(xué)習(xí)該模塊與核心板的接口電路設(shè)計等相關(guān)知識，因此，在實驗過程中，學(xué)生的積極性和主動性得到提高。同時，由于實驗的規(guī)模逐漸增加，同學(xué)之間需要團(tuán)結(jié)合作才能共同完成一個實驗，因此也鍛煉了同學(xué)之間的團(tuán)結(jié)合作精神。
3 結(jié)論
一個好的EDA實驗平臺，能培養(yǎng)學(xué)生開拓創(chuàng)新精神和團(tuán)結(jié)協(xié)作精神、很強(qiáng)的實踐操作能力、工程設(shè)計能力、綜合應(yīng)用能力、科學(xué)研究能力以及獨立分析問題和解決問題的能力。我國高校現(xiàn)階段所研制開發(fā)的EDA綜合實驗平臺，能有效整合和優(yōu)化多個電子類實驗課程的功能，為單片機(jī)和 EDA技術(shù)等課程提供了綜合實驗平臺，為高校培養(yǎng)創(chuàng)新性人才提供良好的實驗條件和氛圍。隨著電子技術(shù)的發(fā)展以及EDA技術(shù)的不斷深入發(fā)展，EDA實驗平臺的開發(fā)也將會日益完善：大規(guī)?？删幊唐骷⒈皇褂?；實驗系統(tǒng)將向體積小、功耗小的便攜式嵌入式系統(tǒng)發(fā)展。
參考文獻(xiàn)：
[1]廖超平,等著.EDA技術(shù)與VHDL實用教程[M]. 北京: 高等教育出版社, 2007:1
[2]劉延飛,等著.開發(fā)EDA綜合實驗平臺，提高學(xué)生工程創(chuàng)新能力[J]. 實驗室研究與探索, 2009,26(8):63-64.
[3]范勝利.一種基于模塊的EDA教學(xué)實驗系統(tǒng)[J]. 讀與寫雜志, 2009,6(11):102
[4]韓偉忠著.EDA,DSP技術(shù)與通信實驗裝置的總體設(shè)計[J]. 金陵職業(yè)大學(xué)學(xué)報, 2002,17(1),52-54
[5]孫旭,等著.單片機(jī)、DSP、EDA的綜合實驗系統(tǒng)的設(shè)計[J]. 實驗科學(xué)與技術(shù), 2008, 6(6): 55-57
[6]雷雪梅,等著.EDA教學(xué)實驗箱的設(shè)計[J]. 內(nèi)蒙古大學(xué)學(xué)報(自然科學(xué)版), 2004, 35(3): 344-347
[6]劉建成,等著.EDA實驗系統(tǒng)的設(shè)計與實現(xiàn)[J]. 實驗室研究與探索, 2009, 28(1): 86-88
[6]史曉東,等著.數(shù)字系統(tǒng)EDA實驗平臺的應(yīng)用及發(fā)展[J]. 實驗室研究與探索, 2005, 24: 78-81
關(guān)鍵詞：EDA VHDL 自動化 數(shù)字電路
中圖分類號：G71 文獻(xiàn)標(biāo)識碼：A 文章編號：1672-3791（2015）11（c）-0033-02
數(shù)字電路EDA也是電子信息工程學(xué)院各個專業(yè)的一門必修課，它是一門實踐性很強(qiáng)的課程，是實踐教學(xué)中不可缺少的重要教學(xué)環(huán)節(jié)，EDA實驗使學(xué)生了解通過軟件仿真的方法可以高效的完成硬件電路設(shè)計的計算機(jī)技術(shù)，初步掌握自頂向下的設(shè)計方法、EDA設(shè)計流程等，會用原理圖輸入和硬件描述語言VHDL設(shè)計邏輯電路。
數(shù)字電路EDA課程是高等院校電氣、電子信息類專業(yè)的一門重要的實踐課程，具有理論性與實踐性強(qiáng)的特點，優(yōu)化該課程的實踐教學(xué)，對提高課程教學(xué)質(zhì)量至關(guān)重要，由注重傳授知識向注重培養(yǎng)學(xué)生綜合素質(zhì)方向轉(zhuǎn)變，隨著大規(guī)模集成電路的飛速發(fā)展，電子類高新技術(shù)的開發(fā)也更加依賴于EDA技術(shù)的應(yīng)用，通過實踐課程，學(xué)生掌握使用EDA工具設(shè)計數(shù)字電路的方法，包括設(shè)計輸入、編譯、軟件仿真、下載和硬件仿真等全過程。
1 優(yōu)化課程的實踐教學(xué)
數(shù)字電路課程引入EDA技術(shù)，不僅極大地豐富課程選題，而且同一課題出現(xiàn)多種實現(xiàn)方案，提高了學(xué)生的創(chuàng)新思維能力，對后續(xù)專業(yè)基礎(chǔ)課程學(xué)習(xí)、電子設(shè)計競賽、撰寫論文等起到了啟蒙和引導(dǎo)的作用。
2 綜合運用基礎(chǔ)知識，解決工程實際應(yīng)用能力
EDA（Electronic Design Automation）是以計算機(jī)為平臺，原理圖輸入法、硬件描述語言（VHDL）為設(shè)計語言，可編程邏輯器件為實驗載體。
自頂向下的模塊設(shè)計方法就是從系統(tǒng)的總體要求出發(fā)，自上而下地逐步將設(shè)計內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的總體設(shè)計。設(shè)計的三個層次如下。
第一層次是行為描述。實質(zhì)上就是對整個系統(tǒng)的數(shù)學(xué)模型的描述（抽象程度高）。
第二層次是RTL方式描述，又稱寄存器傳輸描述（數(shù)據(jù)流描述），以實現(xiàn)邏輯綜合。
第三層次是邏輯綜合，就是利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門級網(wǎng)絡(luò)表）。在門電路級上再進(jìn)行仿真，并檢查定時關(guān)系。
完成硬件設(shè)計的兩種選擇，由自動布線程序?qū)⒕W(wǎng)絡(luò)表轉(zhuǎn)換成相應(yīng)的ASIC芯片制造工藝，做出ASIC芯片。將網(wǎng)絡(luò)表轉(zhuǎn)換成FPGA編程代碼，利用FPGA器件完成硬件電路設(shè)計。
3 應(yīng)用實例
首先建立一個新的工程，然后建立新文件并輸入如下的代碼：
module sled（seg，dig，clock，rst_n，）；
input clock；
input rst_n；
output [7：0] seg；
output [3：0] dig；
reg [7：0] seg_reg；
reg [3：0] dig_reg；
reg [3：0] disp_dat；
reg [36：0] count；
always @ （posedge clock ）
begin
if（！rst_n）
count = 37'b0；
else
count = count + 1'b1；
dig_reg= 4'b0000；//
end
always @ （count[3]）
begin
disp_dat = {count[7：4]}；
end
always @ （disp_dat）
begin
case （disp_dat）
4'h0 ： seg_reg = 8'hc0；
4'h1 ： seg_reg = 8'hf9；
4'h2 ： seg_reg = 8'ha4；
4'h3 ： seg_reg = 8'hb0；
4'h4 ： seg_reg = 8'h99；
4'h5 ： seg_reg = 8'h92；
4'h6 ： seg_reg = 8'h82；
4'h7 ： seg_reg = 8'hf8；
4'h8 ： seg_reg = 8'h80；
4'h9 ： seg_reg = 8'h90；
4'ha ： seg_reg = 8'h88；
4'hb ： seg_reg = 8'h83；
4'hc ： seg_reg = 8'hc6；
4'hd ： seg_reg = 8'ha1；
4'he ： seg_reg = 8'h86；
4'hf ： seg_reg = 8'h8e；
endcase
end
assign seg=seg_reg；
assign dig=dig_reg；
endmodule
保存后，再編譯，之后選Tools->Run EDA Simulation Tool->EDA RTL Simulation進(jìn)行仿真。最后配置引腳，下載并運行。
4 營造良好的實踐教學(xué)環(huán)境并建立科學(xué)的評價方法
基于EDA技術(shù)的數(shù)字電路實踐教學(xué)主要由計算機(jī)，EDA軟件開發(fā)工具，可編程芯片及實驗硬件開發(fā)系統(tǒng)組成，該院已建有EDA 實驗室，配有多臺安裝Quartus開發(fā)軟件的PC機(jī)，為每人或者小組完成課題提供良好的實驗條件。
如何評價設(shè)計成果，客觀，合理的給出成績，既能反映出真實水平又能激發(fā)學(xué)生的學(xué)習(xí)積極性和創(chuàng)新意識，不以最終結(jié)果正確性作為評價的唯一標(biāo)準(zhǔn)，而對設(shè)計過程的每個環(huán)節(jié)都給出量化的評分標(biāo)準(zhǔn)。
5 結(jié)語
數(shù)字電路實驗中引入EDA技術(shù)，蘊(yùn)含著數(shù)字系統(tǒng)設(shè)計的新思路、新方法，代表了現(xiàn)代數(shù)字系統(tǒng)設(shè)計的方向，EDA技術(shù)采用“自上向下”設(shè)計數(shù)字系統(tǒng)的方法，通過設(shè)計邏輯功能模塊來實現(xiàn)數(shù)字系統(tǒng)功能，不僅大大提高了工作效率，而且提高了系統(tǒng)的可靠性，使設(shè)計更加靈活，學(xué)生在大二期間，就能夠通過數(shù)字電路EDA實驗，掌握EDA技術(shù)，對將來后續(xù)課程的學(xué)習(xí)，以及對學(xué)生提高創(chuàng)新能力，工程設(shè)計能力都是十分有利，數(shù)字電路EDA實驗中應(yīng)用EDA技術(shù)可使學(xué)生突破硬件資源，制作耗時的限制，充分發(fā)揮想象力和創(chuàng)造性，設(shè)計出別具特色的作品來，使課程設(shè)計的效果大大提高，應(yīng)用EDA技術(shù)設(shè)計數(shù)字電路，可為實驗的選題拓寬范圍，增加了課程的趣味性、綜合性、創(chuàng)造性，以不同類型，不同難度的設(shè)計任務(wù)供學(xué)生選擇。
參考文獻(xiàn)
[1] 鄒虹.數(shù)字電路與邏輯設(shè)計[M].北京：人民郵電出版社，2008.
針對硬件課程實踐環(huán)節(jié)在提高學(xué)生解決實際問題能力上效果不理想、課程之間銜接不好等問題，基于CDIO工程教育理念，結(jié)合“try”教學(xué)方法，基于數(shù)字電路設(shè)計課程的實踐環(huán)節(jié)，提出一種新的教學(xué)模式。
關(guān)鍵詞：
CDIO；教學(xué)模式；實踐環(huán)節(jié)；課程銜接
由麻省理工學(xué)院等4所大學(xué)創(chuàng)立的CDIO工程教育理念，是繼承和發(fā)展歐美工程教育改革的一種新的教育理念。該理念包括12條標(biāo)準(zhǔn)，涵蓋了具有可操作性的能力培養(yǎng)、全面實施以及檢驗測評。它以產(chǎn)品研發(fā)到運行的生命周期為載體，讓學(xué)生以主動的、實踐的、課程之間有機(jī)聯(lián)系的方式來學(xué)習(xí)工程的理論、技術(shù)與經(jīng)驗[1-2]。數(shù)字電路設(shè)計是計算機(jī)組成原理、接口與通信以及嵌入式類課程的先修課程。如果在數(shù)字電路設(shè)計的教學(xué)中沒有考慮好與后續(xù)課程在理論教學(xué)與實踐教學(xué)內(nèi)容上的銜接，則容易導(dǎo)致學(xué)生在后繼課程的學(xué)習(xí)中遇到困難[3]。
1數(shù)字電路設(shè)計課程實踐環(huán)節(jié)的教學(xué)條件和教學(xué)現(xiàn)狀
（1）社會對軟件人才的需求量遠(yuǎn)大于對硬件人才的需求量，學(xué)生出于就業(yè)考慮，容易形成重軟件輕硬件的觀念。（2）硬件課程入門較難，實踐環(huán)節(jié)大都是驗證性的，缺乏探索性，不利于培養(yǎng)學(xué)生解決實際問題的能力，從而打擊了學(xué)生學(xué)習(xí)硬件課程的積極性，導(dǎo)致學(xué)生形成“好軟怕硬”的思想。（3）傳統(tǒng)教學(xué)模式是教師課堂講授，適當(dāng)結(jié)合驗證性實驗，不能激發(fā)學(xué)生的學(xué)習(xí)積極性。學(xué)生學(xué)完理論、做完實驗后，仍然缺乏解決實際問題的綜合能力、工程實踐能力及創(chuàng)新能力[4]。傳統(tǒng)教學(xué)模式的弊端導(dǎo)致在與計算機(jī)組成原理等后繼課程的銜接中，學(xué)生不能從系統(tǒng)的高度認(rèn)識數(shù)字邏輯[3-5]。（4）計算機(jī)學(xué)院開設(shè)的數(shù)字電路設(shè)計和計算機(jī)組成原理等課程，采用同一套實驗設(shè)備，在一定程度上能讓學(xué)生的學(xué)習(xí)具有連續(xù)性。（5）自創(chuàng)的“try”教學(xué)方法可適用于數(shù)字電路設(shè)計課程及實踐環(huán)節(jié)的教學(xué)[6-8]，但由于算機(jī)組成原理和數(shù)字電路設(shè)計兩門課程的內(nèi)容和要求不同，“try”教學(xué)方法在應(yīng)用于后者時，應(yīng)有所調(diào)整。
2數(shù)字電路設(shè)計課程實踐環(huán)節(jié)改革方案
2.1實踐環(huán)節(jié)的層次設(shè)計為了獲得更好的教學(xué)效果，教師探索了各種方法，其中有案例法、項目驅(qū)動法、任務(wù)驅(qū)動法等[9-12]。從實驗室建設(shè)、實驗手法、課程整合等不同角度來提高實踐環(huán)節(jié)質(zhì)量[13-14]也能夠有效提高教學(xué)效果。比較上述方法后，考慮與后續(xù)課程的銜接等因素，根據(jù)CDIO標(biāo)準(zhǔn)3、5、7的要求，結(jié)合自創(chuàng)的“try”教學(xué)方法，我們將數(shù)字電路設(shè)計課程的實踐環(huán)節(jié)分成兩個層次，從最簡單的門級電路編程開始，難度由低到高、循序漸進(jìn)，最終讓學(xué)生完成源于實際案例的綜合實驗，初步具備實際工程能力。表1從實驗項目設(shè)計、教學(xué)方法等7方面對基本實驗和綜合實驗進(jìn)行了對比。在教學(xué)中，學(xué)生學(xué)習(xí)的主要障礙不是掌握理論方法，而是缺乏理論知識和實踐問題認(rèn)知的溝通[11]。因此，我們在理論教材中選擇15個知識點，設(shè)計成相關(guān)的任務(wù)和實驗內(nèi)容，如全加器、表決器等，采用“try”教學(xué)方法并結(jié)合任務(wù)驅(qū)動法，鼓勵學(xué)生多動手多嘗試，通過任務(wù)、查資料、仿真、實物驗證、教師驗收、撰寫實驗報告和總結(jié)這7個步驟完成對15個理論知識點的學(xué)習(xí)。為了進(jìn)一步提高學(xué)生的實際工程能力，基于科研項目，貼近實際生活，我們編寫了自動售貨機(jī)、出租車計費器、電梯控制器等6個綜合實驗。實驗采用分組方式，每組學(xué)生自行選擇一個題目，在規(guī)定時間內(nèi)完成該綜合實驗。綜合實驗的教學(xué)過程一般包括：教師項目及要求、學(xué)生分組并認(rèn)領(lǐng)項目、組內(nèi)分工、查資料、設(shè)計方案、論證可行性、學(xué)生在宿舍仿真、學(xué)生在實驗室的硬件開發(fā)板上實物驗證、教師驗收、提交實驗報告、實驗答辯、成績評定等13個環(huán)節(jié)。教師在項目要求的時候，只給出最基本的要求，學(xué)生在設(shè)計的過程中可以自行擴(kuò)充，也就是說，同一個綜合實驗題目，其設(shè)計可繁可簡，不同學(xué)生設(shè)計的電路可能會不一樣。
2.2實踐環(huán)節(jié)評價體系的構(gòu)建根據(jù)CDIO標(biāo)準(zhǔn)11，構(gòu)建了實踐環(huán)節(jié)的評價體系。
2.2.1基本實驗評價方法基本實驗評價指標(biāo)是：①時限；②工作量；③完成質(zhì)量；④驗收程序；⑤實驗報告。其中①、②、④、⑤考核了學(xué)生的個人能力和表達(dá)能力，指標(biāo)③、④、⑤考核了學(xué)生的專業(yè)知識、建造產(chǎn)品和系統(tǒng)的能力。對這5項指標(biāo)加權(quán)平均得到該基本實驗項目分?jǐn)?shù)，如式1所示，其中Sj表示某個基本實驗的得分，Ki表示某個考查指標(biāo)的系數(shù)，Mi表示在某個考查指標(biāo)上的得分。由15個基本實驗的得分累加后除以15，得到基本實驗項目的總得分，如式2所示，其中BS表示基本實驗的總得分，Sj表示某一個基本實驗的得分。
2.2.2綜合實驗評價方法綜合實驗評價指標(biāo)是：①時限；②查資料的能力；③實驗方案；④創(chuàng)新性；⑤設(shè)計說明書；⑥完成質(zhì)量；⑦團(tuán)隊合作能力；⑧工作量；⑨驗收；⑩實驗報告；實驗答辯。其中①、②、⑤、⑦、⑧、⑨、⑩、項考核了學(xué)生的個人自身能力、探究能力、團(tuán)隊合作能力和表達(dá)能力，指標(biāo)③、④、⑤、⑥、⑨、⑩、考核了學(xué)生的專業(yè)知識、建造產(chǎn)品和系統(tǒng)的能力。修改式1可對這11項指標(biāo)的得分加權(quán)平均，從而得到綜合實驗的分?jǐn)?shù)。
2.2.3實踐環(huán)節(jié)最終成績評定辦法及選優(yōu)措施實踐環(huán)節(jié)總評成績由基本實驗成績和綜合實驗成績兩部分加權(quán)平均得到,從工作量及投入時間方面考慮，一般建議兩者各占50%。綜合實驗結(jié)束后，根據(jù)學(xué)生在實踐環(huán)節(jié)的學(xué)習(xí)情況和成績，特別是綜合實驗中的表現(xiàn)，向各相關(guān)學(xué)科實驗室推薦優(yōu)秀本科生，使他們有機(jī)會加入科研項目組，參與教師的科研工作。
3實施效果及分析
為檢驗課改成果，我們設(shè)計了一套課程評價系統(tǒng)，包括一套具有反向題的學(xué)生調(diào)查問卷、學(xué)評教的數(shù)據(jù)、學(xué)生的理論課成績單、實踐環(huán)節(jié)成績單、一套后繼課程教師評價學(xué)生掌握先修課程知識的調(diào)查問卷、一套學(xué)生所在學(xué)科實驗室評價該生的調(diào)查問卷等。評價系統(tǒng)還包括對這些數(shù)據(jù)的統(tǒng)計和分析。統(tǒng)計數(shù)據(jù)顯示，在CDIO模式基本實驗和綜合實驗實驗項目設(shè)計上，學(xué)生滿意度達(dá)到81.6%，在教學(xué)內(nèi)容、教學(xué)方法、實驗環(huán)節(jié)考核方法等方面，學(xué)生滿意度達(dá)到97.4%，比傳統(tǒng)模式提高了20幾個百分點。這些數(shù)據(jù)表明，新教學(xué)模式比傳統(tǒng)模式更能激發(fā)學(xué)生的實驗興趣，促進(jìn)他們較大幅度地提高項目設(shè)計能力、動手編程能力、團(tuán)隊合作能力。我們將2013級計算機(jī)科學(xué)與技術(shù)專業(yè)的學(xué)生分成兩組，采用相同的教學(xué)資源和不同的教學(xué)方式分別授課，一組采用新模式教學(xué)，另一組采用傳統(tǒng)模式教學(xué)。經(jīng)過一個學(xué)期的學(xué)習(xí)，2015年1月數(shù)字電路設(shè)計課程理論考試中，在試卷相同的情況下，新模式組成績優(yōu)良率達(dá)到52.9%，比傳統(tǒng)模式組高24個百分點；新模式組不及格率為15.7%，比傳統(tǒng)模式組低15個百分點；新模式組平均卷面成績?yōu)?8分，比傳統(tǒng)模式組高6.1分。由此可知，基于新標(biāo)準(zhǔn)并結(jié)合“try”方法的新教學(xué)模式能夠提高實踐環(huán)節(jié)的教學(xué)質(zhì)量，切實促進(jìn)學(xué)生深入理解理論課的相關(guān)知識點，有助于學(xué)生更好地完成課程銜接，為學(xué)生后繼課程的學(xué)習(xí)打下堅實的基礎(chǔ)。追蹤這些學(xué)生后繼課程的學(xué)習(xí)情況，統(tǒng)計2015年6月計算機(jī)組成原理課程設(shè)計期末考試成績后發(fā)現(xiàn)：原新模式組優(yōu)良率達(dá)到80.3%，比傳統(tǒng)模式組高25個百分點；原新模式組不及格率為0，比傳統(tǒng)模式組低21個百分點。計算機(jī)組成原理課程理論考試中，原新模式組平均卷面成績?yōu)?8分，比傳統(tǒng)模式組高5分；原新模式組不及格率為17.4%，比傳統(tǒng)模式組低5個百分點。此數(shù)據(jù)表明，數(shù)字電路設(shè)計課程實踐環(huán)節(jié)采用新教學(xué)模式教學(xué)有助于學(xué)生對后繼課程的學(xué)習(xí)，特別是實踐環(huán)節(jié)成績有了大幅提升，不及格率也明顯下降。
4結(jié)語
新教學(xué)模式基于CDIO理論，結(jié)合“try”教學(xué)理念，將數(shù)字電路設(shè)計課程實踐環(huán)節(jié)分為基礎(chǔ)實驗和綜合實驗兩個層次,并包含了配套的成績評定方法和課程評價系統(tǒng)。實踐證明，新教學(xué)模式能夠更好地促進(jìn)課程銜接，有利于培養(yǎng)學(xué)生自主學(xué)習(xí)、主動探索的精神和能力，培養(yǎng)學(xué)生的工程實踐能力、溝通交流能力及團(tuán)隊協(xié)作能力。改革的下一步，是根據(jù)每一門課的特點，把基于CDIO理念的教學(xué)模式推廣到課程群其他課程的教學(xué)中去，以期從課程層次化、課程間網(wǎng)絡(luò)化等多角度、多層面地把學(xué)生培養(yǎng)成為優(yōu)秀的工程技術(shù)人才。
參考文獻(xiàn)：
[1]百度文庫.CDIO工程教育模式探析[EB/OL].(2012-09-15).
[2]查建中.工程教育改革戰(zhàn)略“CDIO”與產(chǎn)學(xué)合作和國際化[J].中國大學(xué)教學(xué),2008(5):16-19.
[3]白中英.數(shù)字邏輯、計算機(jī)組成原理兩門課的銜接性[J].計算機(jī)教育,2011(19):36-36.
[4]陳進(jìn),吳柯.從一個工程實例對“數(shù)字電路”教學(xué)的反思[J].電氣電子教學(xué)學(xué)報,2012,34(2):112-114.
[5]曹維,徐東風(fēng),孫凌潔.基于CDIO理念的數(shù)字邏輯實踐教學(xué)探索[J].計算機(jī)教育,2012(12):75-77.[6]包健.計算機(jī)組成原理課程及實驗的改革與建設(shè)[C]//全國大學(xué)計算機(jī)課程報告論壇論文集.北京:高等教育出版社,2007:75-77.
[7]FengJ,DaiG,BaoJ.PedagogicalpracticeofE-learninginthecourse“theprinciplesofcomputerorganization”[C]//IEEEInternationalConferenceonScalableComputingandCommunications&TheEighthIEEEInternationalConferenceonEmbeddedComputin.NewYork:IEEE,2009:529-532.
[8]章復(fù)嘉,包健,吳迎來.網(wǎng)絡(luò)化計算機(jī)組成原理課程輔助教學(xué)方法探索[J].計算機(jī)教育,2012(2):67-70.
[9]賈熹濱.案例教學(xué)法在數(shù)字邏輯教學(xué)中的應(yīng)用[J].計算機(jī)教育,2011(13):67-70.
[10]程書偉,張丹,程曉旭.基于“項目驅(qū)動法”的數(shù)字電路課程教學(xué)的探索與實踐[J].電腦學(xué)習(xí),2010(3):138-139.
[11]曲凌.任務(wù)驅(qū)動的小組教學(xué)法在實踐教學(xué)中應(yīng)用[J].實驗室研究與探索,2014,33(6):200-203.
[12]李文.IACI-CDIO理念下項目驅(qū)動的數(shù)字邏輯實驗教學(xué)改革與實踐[J].實驗室研究與探索,2014,33(6):161-164.
[13]劉小艷,金平.“電子電路與系統(tǒng)基礎(chǔ)實驗”教學(xué)改革與實踐[J].實驗室研究與探索,2014,33(6):197-199.
關(guān)鍵詞：電磁干擾；電氣隔離；看門狗
在信號的傳輸過程中，不可避免的會遇到各種干擾，如何有效的減少或消除干擾，使信號能夠穩(wěn)定傳輸，是系統(tǒng)設(shè)計中的關(guān)鍵問題。本文以RS-485傳輸電路為例，從軟硬件兩方面分析信號在傳輸過程中會遇到的各種干擾，并給出具體的解決方案。
1 硬件抗干擾設(shè)計
在傳輸電路的設(shè)計過程中主要出現(xiàn)以下問題：電氣噪聲干擾傳輸線路；強(qiáng)電磁（雷電）沖擊；數(shù)字電路對模擬電路的干擾等。
針對上述問題的產(chǎn)生，本傳輸電路在硬件設(shè)計方面主要采取以下措施:
1) 對于芯片閑置的引腳，在不影響系統(tǒng)的邏輯功能的情況下接地或接電源。
2) 布線時，電源線和地線盡量粗。這樣不但有利于減少壓降，更重要是的是降低耦合噪聲。
3) 布線時盡量減少回路環(huán)的面積，以減少感應(yīng)噪聲。避免90度折線，減少高頻噪聲發(fā)射。
4) 晶振布線時，晶振和單片機(jī)引腳盡量靠近，晶振下方盡量不要走線。
5) 采用光耦元件實現(xiàn)RS-485接口的電氣隔離。這種方案可以承受高電壓、持續(xù)時間較長的瞬態(tài)干擾，實現(xiàn)起來也比較容易。
6) 旁路保護(hù)方法。利用瞬態(tài)抑制元件TVS管，將具有危害性的瞬態(tài)能量旁路到大地。
7) 將電源地和模擬地相隔離，通過0歐的電阻相連。將電源地和RS-485地相隔離，通過磁珠相連。
8) 正確地處理“模擬地”與“數(shù)字地”。數(shù)字電路是非線形的，邏輯門的開關(guān)都會產(chǎn)生電流沖擊，所以在數(shù)字地上高頻擾動很強(qiáng)烈。因此，數(shù)字地與模擬地不能有共同路徑或者環(huán)路，只應(yīng)單點連接。
RS-485信號傳輸?shù)木唧w電路如圖1所示
圖1 RS-485信號傳輸電路
2 軟件抗干擾設(shè)計
系統(tǒng)的抗干擾措施，除了在硬件上消除干擾外，還必須從軟件設(shè)計上采取恰當(dāng)?shù)拇胧?，以便提高系統(tǒng)的可靠性，我們主要采用看門狗(Watchdog)監(jiān)視系統(tǒng)的運行狀態(tài)。
看門狗又稱程序運行監(jiān)視器，能有效的防止系統(tǒng)在不可預(yù)測的干擾作用下產(chǎn)生的程序執(zhí)行紊亂，即“程序跑飛”。目前很多MCU都自帶有內(nèi)部看門狗，我們在整機(jī)運行是將看門狗打開，如果MCU不能在規(guī)定的時間內(nèi)將Watchdog復(fù)位，Watchdog從內(nèi)部觸發(fā)RESET中斷，將整個系統(tǒng)復(fù)位，從而使整個系統(tǒng)重新運行，避免了程序死鎖。
信號傳輸電路的主程序如下：
void main(void)
{
uint idata i,j； 定義i,j為無符號整型變量
WDT_feed()； 為看門狗控制寄存器賦初值
for(i=0;i
{
WDT_feed()； 喂看門狗
DelayMS(30)；
}
InitSystem()； 系統(tǒng)初始化
timer2_run； 定時器2開始工作
while(1) 進(jìn)入循環(huán)
{
WDT_feed()； 喂看門狗
while(!SystemTimerFlag)；當(dāng)SystemTimerFlag=1，跳出本層循環(huán)
TimerTick20ms()； 保證程序的循環(huán)周期為20ms
RS23220ms()； RS232函數(shù)
KEY20ms()； 鍵盤輸入函數(shù)
if(HardFailureFlag)；
{ ；如果RS485通訊失敗
RS485StateLedOff()； RS485狀態(tài)指示燈滅
PizzerOn()； 蜂鳴器鳴叫
}
}
3 結(jié)語
本文針對信號在傳輸過程中受干擾問題，通過實例從軟、硬件兩方面給出了具體解決措施,極大地提高了系統(tǒng)的穩(wěn)定性。適用于各種遠(yuǎn)距離的有線傳輸系統(tǒng)。
參考文獻(xiàn)：
[1] 傅豐林等.電子線路基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社,2001
[2] 謝金明等.高速數(shù)字電路設(shè)計與噪聲控制技術(shù).北京：電子工業(yè)出版社,2003-4
[3] 顧海洲等.PCB電磁兼容技術(shù)—設(shè)計實踐.北京：清華大學(xué)出版社,2004-6
[4] 工靜.低壓電力線傳輸特性分析.南京理工大學(xué)碩士論文，2000
關(guān)鍵詞：VHDL，電路系統(tǒng)，數(shù)據(jù)選擇器
1 引言
VHDL (Very HighSpeed Integrated Circuit Hardware Description Language)是美國國防部在20世紀(jì)80年代中期開始推出的一種通用的硬件描述語言。作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，VHDL語言在電子工程領(lǐng)域已成為事實上的通用硬件描述語言。VHDL為設(shè)計者提供了一種全新的數(shù)字系統(tǒng)的設(shè)計途徑。使用VHDL語言不只是意味著代碼的編寫，更是為了便于建立層次結(jié)構(gòu)和元件結(jié)構(gòu)的設(shè)計，利用VHDL編寫的電路模塊可被重復(fù)利用。故可以簡化設(shè)計者的設(shè)計工作，大大縮短設(shè)計時間，減少硬件設(shè)計成本，提高工作效率。
2 VHDL的優(yōu)點
VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。應(yīng)用VHDL進(jìn)行工程設(shè)計的優(yōu)點是多方面的：
（1）具有更強(qiáng)的行為描述能力，是系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。
（2）具有豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬。
（3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。該功能能滿足市場大規(guī)模系統(tǒng)高效、高速的需要，可替代多人甚至多個組共同工作。
VHDL的許多優(yōu)點給硬件設(shè)計者帶來了極大的方便， 自然被廣大用戶接受， 得到眾多廠商的大力支持。使用VHDL設(shè)計數(shù)字系統(tǒng)已成為當(dāng)今電子設(shè)計技術(shù)的必然趨勢[4 ] 。
3 “自頂向下”( Top-Down) 的設(shè)計方法
隨著數(shù)字系統(tǒng)設(shè)計規(guī)模的急劇加大，“自頂向下”的設(shè)計方法成為現(xiàn)代EDA設(shè)計的趨勢。論文參考。傳統(tǒng)的系統(tǒng)硬件設(shè)計方法是采用自下而上的設(shè)計方法。即系統(tǒng)硬件的設(shè)計是從選擇具體元器件開始的，并用這些元器件進(jìn)行邏輯電路設(shè)計，完成系統(tǒng)各獨立功能模塊設(shè)計，然后再將各功能模塊連接起來，完成整個系統(tǒng)的硬件設(shè)計。而在VHDL的設(shè)計中，采用“自頂向下”( Top-Down) 的設(shè)計方法，設(shè)計常用流程圖如圖1所示，系統(tǒng)被分解為各個模塊的集合后，可以對設(shè)計的每個獨立模塊指派不同的工作小組，這些小組可以工作在不同地點，甚至可以分屬不同的單位，最后將不同的模塊集成為最終的系統(tǒng)模型，并對其進(jìn)行綜合測試和評價。論文參考。“自頂向下”設(shè)計的基本步驟為:
(1) 分析系統(tǒng)的內(nèi)部結(jié)構(gòu)并進(jìn)行系統(tǒng)劃分，確定各個模塊的功能和接口;
(2) 編寫程序，輸入VHDL代碼，并將其編譯成標(biāo)準(zhǔn)的VHDL文件;
(3) VHDL 源代碼進(jìn)行綜合優(yōu)化處理;
(4) 配置，即加載設(shè)計規(guī)定的編程數(shù)據(jù)到一個或多個LCA器件中的運行過程，以定義器件內(nèi)的邏輯功能塊和其互連的功能。
(5) 下載驗證，通過編程器或下載電纜載入將步驟(4) 得到的器件編程文件下載到目標(biāo)芯片中，以驗證設(shè)計的正確性。
圖1 VHDL工程設(shè)計流程圖
Fig.1 The design flow based on VHDL
4 VHDL的設(shè)計舉例
下面以4選1數(shù)據(jù)選擇器為例說明使用VHDL的設(shè)計過程。4選1數(shù)據(jù)選擇器框圖如圖2所示。論文參考。
該數(shù)據(jù)選擇器的VHDL描述如下：
entity sel is
port(a,b,c,d,sel_1:IN bit;
out_1:OUT bit);
end sel;
architectureexample of sel is
begin圖2 4選1數(shù)據(jù)選擇器
process((a,b,c,d, sel_0, sel_1) Fig.2 The one-in-four selector
begin
if sel_0=‘0’andsel_1=‘0’then
out_1<=a;
elsef sel_0=‘0’andsel_1=‘1’then
out_1<=b;
elsef sel_0=‘1’andsel_1=‘0’then
out_1<=c;
else
out_1<=d;
end if;
end process;
end example;
利用VHDL強(qiáng)大的仿真功能，經(jīng)過編譯后運行仿真，之后可以產(chǎn)生信號波形，用以分析仿真結(jié)果。本例中產(chǎn)生波形如圖3所示。仿真結(jié)果符合設(shè)計功能的要求。
圖3 仿真結(jié)果
Fig.3The waveform of simulation
5 結(jié)束語
本文以4選1數(shù)據(jù)選擇器設(shè)計為例，說明利用VHDL設(shè)計電路系統(tǒng)的基本方法和過程。用VHDL語言實現(xiàn)電路的設(shè)計過程，是一個以軟件設(shè)計為主，器件配置相結(jié)合的過程。這種軟件設(shè)計與硬件設(shè)計的結(jié)合，以一片器件代替由多片小規(guī)模集成數(shù)字電路組成的電路，其優(yōu)勢已經(jīng)越來越明顯。在進(jìn)行系統(tǒng)設(shè)計時，如果系統(tǒng)比較復(fù)雜，所需器件數(shù)目多，并要求體積小、速度快、功耗低時，首先應(yīng)該考慮使用VHDL進(jìn)行芯片設(shè)計，然后再進(jìn)行整體設(shè)計。
參考文獻(xiàn)
[1] Stafan Sjoholm，Lennart Lindh. 邊計年,薛宏熙譯. 用VHDL設(shè)計電子線路[M]. 北京:清華大學(xué)出版社,1999.
[2] 潘松，黃繼業(yè). EDA技術(shù)實用教程[M]. 科學(xué)出版社，2002.
[3] 侯伯亨,顧新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M].西安: 西安電子科技大學(xué)出版社, 2004.
[4] 趙晨光等. VHDL語言在電子設(shè)計實踐中的應(yīng)用. 沈陽航空工業(yè)學(xué)院學(xué)報[J]. 2004，21（1）：57-59.
[5] 張利萍, 胡玉蘭. 硬件描述語言VHDL應(yīng)用設(shè)計及實例[J]. 沈陽工業(yè)學(xué)院學(xué)報，2002，21（2）：70-73.
